阐述接收机RFID读写器接收机数字基带降采样滤波器设计

论文导读：
摘要：近年来,随着射频识别技术在生活中的运用越来越普遍,人们对于RFID系统的要求也越来越高。目前在物流管理等领域具有较好进展运用前景的超高频射频识别系统大多采取无源标签,无源标签体积较小,与其他标签相比较功耗大大降低,但系统对读写器的性能要求较高,由此,设计一款小型化、低功耗和低成本的单芯片读写器具有重要的探讨作用和运用前景。一个低功耗而高性能的接收机是单芯片读写器设计中的重点也是难点,降采样滤波器组是读写器接收机的核心模块,它通过抽取、滤波将高速信号采样率降低,使其有利于后级模块的处理。该滤波器模块性能的好坏直接影响整个接收机的性能。本论文旨在针对资源消耗较大的降采样滤波器模块,进行重点的浅析和设计,在前一版的基础上,将读写器接收到标签返回数据率由单一数据率扩展到全面覆盖协议要求的多数据率,同时,对模块中的CIC模块、HB模块和FIR模块分别进行了详细的浅析和设计,以达到在满足系统性能要求的基础上尽量减小面积和资源消耗的目标。论文浅析了EPC Class-1Generation-2协议对于读写器的要求和规范,通过对无线电资源分配的探讨和读写器接收机性能的探讨确定了降采样滤波器模块的设计指标,然后阐述了降采样率波的基本工作原理,通过比较选取最佳的降采样滤波器组模块架构,浅析了目前运用较为广泛的级联积分梳状数字滤波器的实现策略,并浅析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,对增益以及有限字长增加提出了解决办法,同时,采取折叠技术和CSD算法优化半带滤波器、FIR滤波器的结构,降低了电路功耗,节约了硬件资源。论文首先进行论述部分的浅析,然后确定了模块设计指标以及实现架构,在此基础上,运用MATLAB工具建立了模块的模型,并对其进行了仿真验证,在电路级完成了verilog语言描述,同时运用modelsim对电路进行了仿真验证,最后运用ISE工具将模块与整个接收机一起进行了实现,通过比较验证了设计策略的有效性和可行性。关键词：射频识别论文读写器接收机论文降采样技术论文数字滤波器论文
本论文由www.7ctime.com,需要论文可以联系人员哦。摘要5-6
Abstract6-8
第一章 绪论8-13

1.1 探讨背景8-11

1.2 论文主要工作及组织结构11-13

第二章 RFID读写器系统协议以及架构浅析13-28

2.1 单芯片读写器系统协议浅析13-21

2.

1.1 EPC Class-1 Generation-2协议的基本通信历程13

2.

1.2 读写器到标签通信历程13-14

2.

1.3 标签到读写器通信历程14-19

2.

1.4 系统通信频率及无线频段干扰19-20

2.

1.5 单芯片读写器系统架构20-21

2.2 数字接收机21-28

2.1 读写器数字接收机架构21-23

2.2 数字降采样技术23-28

第三章 降采样滤波器模块浅析与设计28-41

3.1 模块指标浅析28-30

3.

1.1 数字接收机系统指标28-29

3.

1.2 降采样模块性能指标浅析及确定29-30

3.2 CIC滤波器模块设计30-37
3.

2.1 CIC滤波器基本原理30-35

3.

2.2 CIC滤波器增益浅析35-37

3.3 半带滤波器模块设计37-38

3.4 FIR滤波器模块设计38-39

3.5 CSD编码技术39-41

第四章 电路实现与验证41-51

4.1 DDC FILTER的设计和验证41-48

4.

1.1 CIC滤波器的设计验证41-44

4.

1.2 半带滤波器设计44-46

4.

1.3 FIR滤波器设计46-48

4.2 RECEIVER的实现验证与比较48-49

4.3 设计优点与不足49-51

第五章 总结与展望51-52
参考文献52-57
致谢57-58