简谈容错机载雷达体系多层划分容错机制研究大专

论文导读：手段能论文下载中心www.7ctime.com够平衡系统容错在时间与空间方面的开销。1多层划分容错结构机载雷达系统由天线、发射机、接收机、处理机及它们之间的接口、传输与控制总线构成。各分机功能正常运行以及分机之间协同有序的工作保证了雷达系统的正常运行。容错系统的构建可视为在原系统的基础上实现错误检测机制
摘 要： 针对机载雷达系统的高可靠性要求，提出了一种多层划分的容错体系结构。采用自底向上分层的方式构建容错系统并试图在每一层尽可能的处理相应级别的错误，避免由微小错误导致高代价故障处理方式的介入。在此基础上设计分布式冗余管理协议实现节点的错误诊断、错误隔离以及重新配置，并采用一种基于悲观消息日志的异步检查点回卷恢复策略用于程序状态的复位或恢复。最后通过系统仿真故障注入的方式验证采用多层划分容错机制设计的系统具有更高的容错效率。
关键词： 机载雷达系统； 容错体系； 多层划分； 检查点回卷恢复
1004?373X（2013）17?0015?05
0 引 言
机载雷达作为航空电子设备的关键组成部分，需要满足高可靠性的要求。将系统错误产生的影响降至最低、实现容错的运行机制至关重要。构建容错系统最基本的思想是设置冗余。目前诸多的容错技术通过硬件冗余、软件冗余、信息冗余中的一种或几种来实现错误的检测恢复[1?2]。其中一些容错方法具有通用性。如检查点回卷恢复容错方法能够处理绝大多数软硬件暂时性失效导致的错误，硬件多机冗余方法能解决硬件永久失效的问题[3]。
机载雷达的用途和应用环境决定了其应满足实时性高和体积小的要求，因此机载雷达系统多构建在分布嵌入式环境下。分布嵌入式环境复杂的软硬件结构使得机载雷达产生的错误具有多样性，各类错误出现的位置、对系统功能的影响以及影响的严重性各不相同。尽管一些容错方法适用于较多类型的错误处理。然而对出现在不同位置、不同种类的错误采用同一种容错方法是不适当的。因为通用的容错方法的开销相对较大，对于某些类型的错误不是最优的容错选择，会增加不必要的容错开销。本文针对机载雷达系统的特点提出一种多层划分的容错体系结构，致力于减小为原系统实现容错机制所产生的开销，对于提高雷达可靠性的同时保证雷达的工作性能具有重要意义。在多层划分的容错体系结构下，需要实现一种能够准确诊断错误、隔离错误、进行重新配置并恢复系统预定状态的方法。为此设计了一种分布式冗余管理协议来实现错误的诊断和隔离，在确定故障节点的情况下管理冗余接替并进行拓扑重构。考虑到硬件冗余的容错方法具有较高的成本及机载空间占用，结合低卷回代价的检查点回卷恢复软件容错手段能论文下载中心www.7ctime.com
够平衡系统容错在时间与空间方面的开销。
1 多层划分容错结构
机载雷达系统由天线、发射机、接收机、处理机及它们之间的接口、传输与控制总线构成。各分机功能正常运行以及分机之间协同有序的工作保证了雷达系统的正常运行。容错系统的构建可视为在原系统的基础上实现错误检测机制和一系列错误处理机制的过程。雷达系统可能发生错误的类型、位置、粒度以及对系统功能影响的严重程度多种多样，针对同一种错误通常有多种错误处理机制能够实现针对该类型错误的容错，然而采取不同错误处理机制的代价也是不同的。尽管一些容错技术具有通用性，适用于较多类型的错误处理。然而通用的容错方法的开销相对较大，对于某些类型的错误不是最优的容错选择，会增加不必要的容错开销。本文根据容错机制实现的位置将机载雷达容错系统分为三个层次：芯片电路层、节点层和系统层。每个层次都会针对相应的软硬件环境和粒度实现相应层次的故障诊断、故障隔离、重新配置以及状态的复位或恢复。
多层划分的容错体系结构如图1所示，其清晰而易维护，针对容错需求设计的故障处理方式贯穿雷达系统的每一层次。且呈现了多层划分容错系统在每一层可能处理的部分错误类型以及错误处理的结果。低层上报的未解决故障将同相邻高层检测到的故障一同被本层的预定义故障处理流程处理。这种自底向上构建容错系统的方式试图在每一层尽可能的处理相应级别的错误，避免底层的微小错误导致高代价的故障处理方式的介入。同时这种方式能够整合层级错误类型，实现层与层之间透明的错误传输和处理，降低了容错处理的复杂度。
芯片电路层容错机制提供贴近硬件底层的容错措施。如缓存的奇偶校验保护、内存错误检查和纠正（Error Correcting Codes）以及晶体管的三重模件冗余（Triple Modular Redundant）技术等[4?5]。致力于保证构成独立功能的软件节点的容错运行。芯片电路层容错机制对于提高整个系统的可靠性非常重要论文导读：
，因为越接近底层的错误越难以在高层采取有效措施对错误进行纠正，高层针对底层错误的解决方式通常是复位或制定相应的冗余接替，这种方式的代价是很高的。以雷达处理机中实现脉冲压缩功能的某一节点的某关键电子元件故障为例，通常的容错方法是脉压节点的硬件冗余，但是如果针对节点内的关键电子元件采用多个冗余元件实现低粒度容错，即能以更小的空间代价替代节点冗余实现此类错误的容错。如果同时使用这两种方法，则大大提高了雷达处理机的可靠性。
节点层容错机制实现在构成独立功能的软件节点上，致力于保证软件相应功能单元的容错运行。节点层的容错机制能够处理多数芯片电路层抛出的无法解决的错误情况，结合硬件冗余采用诸如看门狗定时器以及检查点备份等软件冗余方法能够复位或恢复节点运行状态，或提供允许程度内的降级服务。同样以雷达处理机脉冲压缩单元为例，脉压单元使用[n]个节点并行工作实现原始数据的分段脉压，并使用一个脉压冗余节点。如果有两个脉压节点发生故障无法运行，则节点层容错机制采取相应容错措施保证脉压单元的[n-1]个有效节点对外提供低速率的脉压处理降级服务。
系统层以整个系统对外提供的功能或服务为对象，根据节点层的状态选择最优的容错方法并对外反馈错误信息及处理方式。对于非复位类型的容错方法，系统层容错机制负责各节点间容错运行的一致性状态，保证整个系统故障与恢复前后的状态一致。系统层容错机制使用分布式冗余管理协议来实现节点的错误诊断和错误隔离，根据优化的容错策略重新配置以实现系统状态的复位或恢复。系统层负责冗余管理的协调和一致，使得故障节点本身以及其他相关节点能够在故障处理后协调运行，对外提供正确的功能和服务。 源于：硕士毕业论文www.7ctime.com
VIJAYKUMAR T N， POMERANZ I， CHENG K. Transient?fault recovery using simultaneous multithreading [C]// Proc. of the 29th International Symposium on Computer Architecture. Washington， DC， USA： IEEE Computer Society， 2002： 87?98.
[3] AFONSO F， SILVA C， TARES A， et al. Application?level fault tolerance in real?time embedded systems [C]// Proc. of International Symposium on Industrial Embedded Systems. [S.

1.]： IEEE Press， 2008： 126?133.

[4] AIDEMARK J， FOLKESSON P， KARLSSON J. A framework for node?level fault tolerance in distributed real?time systems [C]// Proceedings of the 2005 International Conference on Dependable Systems and Networks. Yokohama， Japan： IEEE Computer Society， 2005： 656?665.
[5] 刘耀，胡越明，金利峰.高可靠计算机系统的容错技术[J].计算机工程，2004，30（z1）： 590?592.
[6] GOIRI I， JULIA F， GUITART J， et al. Checkpoint?based fault?tolerant Infrastructure for virtualized service论文导读：DependableSystemsandNetworks.Bethesda，MD，USA：IEEEComputerSociety，2002：409?415.傅忠传，陈红松，崔刚.处理器容错技术研究与展望.计算机研究与发展，2007，44（1）：154?160.SAHAGK.Approachestosoftwarebasedfaulttolerance：areview.ComputerScienceJournalofMoldova，2005，13（39）：11
providers [C]// 2010 IEEE Network Operations and Management Symposium. Osaka： IEEE， 2010： 455?462.
[7] SARIDIS T. Design patterns f源于：本科毕业论文www.7ctime.com
or checkpoint?based rollback recovery [C]// Proceedings of the 10th Conference on Pattern Languages of Programs. IL， USA： Robert Allerton Park and Conference Center， 2003： 1?27.
[8] GAISLER J. A portable and fault?tolerant microprocessor based on the SPARC V8 architecture [C]// Proceedings of the 2002 International Conference on Dependable Systems and Networks. Bethesda， MD， USA： IEEE Computer Society， 2002： 409?415.
[9] 傅忠传，陈红松，崔刚.处理器容错技术研究与展望[J].计算机研究与发展，2007，44（1）：154?160.
[10] SAHA G K. Approaches to software based fault tolerance： a review [J]. Computer Science Journal of Moldova， 2005， 13 （39）： 11?22.