浅谈相控阵超声相控阵探伤仪FPGA模块设计工作

论文导读：
摘要：伴随着现代科技的进步和制造业的进展，无损检测技术在很多重要的工业部门中都得到广泛的运用。无损检测技术有助于改善制造工艺，降低制造成本，提升产品可靠性，以及保证关键设备的安全运转。无损检测技术水平基本上反映了部门，行业，甚至国家的工业技术水平。无损检测有多种策略，如超声，射线，涡流，磁粉等，超声策略是运用最广泛的一种。超声探伤的效果与超声探伤仪的性能密切相关。目前大多数超声探伤仪的核心部分是由FPGA实现的，本论文对超声相控阵探伤仪的FPGA中一些关键模块的设计案例进行了探讨，实现了这些模块，并在硬件上进行了验证。本论文介绍了超声相控阵探伤仪的硬件系统结构和FPGA设计所需要完成的任务，对FPGA进行了功能模块的划分，并着重描述了ADC接口模块，显示子系统，处理器接口模块，以及高阶数大位宽FIR的设计。对于设备上采取的带有高速串行数据流输出的ADC，探讨了利用FPGA的多功能IO资源进行ADC接口设计的策略。通过采取FPGA自带的高速串并转换器和专用的高速IO时钟走线资源实现了高达700Mbps数据率的ADC接口，并支持动态延时参数调整以消除运用现场环境条件造成的信号抖动。为了保证超声回波的实时显示，本论文对回波曲线及包络的绘制算法，菜单和曲线的显示制约做了详细探讨。显示设备为LCD模组，对非实时更新的菜单界面和实时更新的A扫描显示区域分别采取了单独的外部显示存储器，并充分利用FPGA内部的RAM资源实现A扫描曲线以及包络的计算。处理器与FPGA之间有多种类型的数据交换。为了便于处理器接口的设计，将处理器和FPGA之间通过局部总线的通信抽象为三类，针对每一种运用都做了硬件实现并验证，以便于其他FPGA模块调用。回波信号的处理需要采取高阶数，大位宽的FIR滤波器。本论文针对实际运用，提出了一种基于FPGA内部的乘法器资源的时分半并行FIR设计策略。在同一硬件中支持了冲激响应长度为64的非对称系数FIR和冲激响应长度为127的对称系数FIR，充分利用FPGA可达到的高速运转时钟频率，在保证滤波器延迟小的情况下，节省了尽可能多的乘法器资源。关键词：无损检测论文超声相控阵探伤仪论文FPGA论文显示制约论文FIR论文
本论文由www.7ctime.com,需要论文可以联系人员哦。摘要5-6
ABSTRACT6-8
目录8-11
图表索引11-14
1 绪论14-19

1.1 超声无损检测介绍14-15

1.2 工作背景15-16

1.3 硬件框架16-17

1.4 FPGA 功能划分17-18

1.5 本章小结18-19

2 ADC 接口19-36

2.1 A/D 转换器的选择19-20

2.

1.1 采样率19

2.

1.2 采样分辨率19

2.

1.3 集成度19

2.

1.4 数据输出19-20

2.2 ADC 与 FPGA 的接口设计20-35

2.1 LVDS 接口介绍20

2.2 ADC 的 LVDS 输出20-21

2.3 Virtex-6 的 I/O 结构介绍21-24

2.4 Virtex-6 的时钟结构24

2.5 ADC 比特时钟接口24-27

2.6 ADC 帧标志接口27-31

2.7 ADC 数据接口31-34

2.8 ADC 接口集成34

2.9 ADC 接口验证34-35

2.3 本章小结35-36

3 显示子系统36-63

3.1 LCD 显示模块的选择36-37

3.2 显示子系统功能要求37-38

3.3 显示子系统设计38-62

3.1 与数据测量模块接口39-40

3.2 总线开关40

3.3 LCD 制约器40-48

3.4 A 扫描曲线绘制48-59

3.5 显示状态机59-62

3.4 显示子系统仿真与验证62

3.5 本章小结62-63

4 处理器接口63-79

4.1 PowerPC 增强型局部总线介绍63-64

4.2 FPGA 与 eLBC 的接口设计64-78

4.

2.1 启动配置64-67

4.

2.2 eLBC 相关寄存器设置[12]67-72

4.

2.3 FPGA 与处理器 eLBC 连接联系及时序72-74

4.

2.4 eLBC 接口工作模型和验证74-78

4.3论文导读：证875.5本章小结87-886系统验证和实验结果88-906.1系统级仿真88-896.2硬件验证89-907总结与展望90-927.1全文总结907.2未来工作的展望90-92参考文献92-93致谢93-94攻读学位期间录用、发表的学术论文目录94上一页12
本章小结78-79
5 高阶数大位宽 FIR79-88

5.1 设计需求79

5.2 设计案例79-82

5.

2.1 Virtex-6 DSP Spce 介绍79-80

5.

2.2 滤波器结构选择80-81

5.

2.3 系统位宽的选择81-82

5.3 设计实现82-87
5.

3.1 乘法器复用83-84

5.

3.2 数据缓存器和系数 RAM 的设计84-85

5.

3.3 对称系数滤波器的实现85-86

5.

3.4 末端累加器86

5.

3.5 滤波器输出86-87

5.4 滤波器仿真和验证87

5.5 本章小结87-88

6 系统验证和实验结果88-90

6.1 系统级仿真88-89

6.2 硬件验证89-90

7 总结与展望90-92

7.1 全文总结90

7.2 未来工作的展望90-92

参考文献92-93
致谢93-94
攻读学位期间录用、发表的学术论文目录94