试议分频器Sigma-Delta小数频率综合器中小数分频器与设计结论

论文导读：文由www.7ctime.com,需要论文可以联系人员哦。摘要3-4Abstract4-8第1章绪论8-141.1探讨背景8-111.2小数分频器探讨作用11-131.3论文的主要贡献131.4论文组织结构13-14第2章Σ△小数频率综合器基础14-26

2.1频率综合器系统参数14-161.1相位噪声14-15

摘要：频率综合器为无线通信系统提供高精度的本振信号，由于Σ-Δ小数频率综合器在相位噪声、锁定时间和低信道间隔等方面的优势，成为目前利用的主流，而这些优势则主要得益于小数分频器。小数分频器是连接锁相环频率综合器高频和低频部分的“桥梁”，提供可编程、连续变化的分频比，是实现高频低功耗的关键和前提。本论文就适用于Σ-Δ小数频率综合器中的小数分频器展开了探讨，取得以下成果：1.针对环路参数计算的重要量和复杂性，提出了一种新型计算环路滤波器参数的工程策略，并给出了matlab程序。2.针对现有文献大多关注于Σ-Δ调制器的原理，而忽略其工程实现的情况，设计并重点阐述了三阶MASH1-1-1调制器的实现历程，尤其是20bit超前进位加法器的设计。3.关于可编程分频器，设计了异步清零和同步置数两种PS计数器，通过仿真，浅析了基于异步清零PS计数器的可编程分频器有着“冒险竞争”，不能运用于Σ-Δ小数频率综合器中。4.针对Σ-Δ调制器和可编程分频器的连接不足，设计了相应的接口电路。采取0.35μm1P5M CMOS工艺实现了小数分频器电路，版图面积为600μm×330μm，后仿最高输入频率为2.1GHz，可实现80~107连续分频。关键词：Σ-Δ小数频率综合器论文Σ-Δ调制器论文可编程分频器论文PS计数器论文小数分频器论文
本论文由www.7ctime.com,需要论文可以联系人员哦。摘要3-4
Abstract4-8
第1章 绪论8-14

1.1 探讨背景8-11

1.2 小数分频器探讨作用11-13

1.3 论文的主要贡献13

1.4 论文组织结构13-14

第2章 Σ△小数频率综合器基础14-26

2.1 频率综合器系统参数14-16

2.

1.1 相位噪声14-15

2.

1.2 杂散15-16

2.

1.3 频率分辨率16

2.2 锁相环频率综合器16-19

2.1 整数频率综合器16-17

2.2 小数频率综合器17-19

2.3 消除小数杂散的策略19-21

2.3.1 DAC相位补偿19-20

2.3.2 随机加抖20

2.3.3 Sigma-Delta调制20-21

2.4 环路滤波器参数计算21-23

2.5 频率综合器线性相位噪声模型23-25

2.6 本章小结25-26

第3章 Sigma-Delta 调制器的设计26-41

3.0 量化器与量化噪声26-27

3.1 一阶Σ-Δ调制器结构和量化噪声27-29

3.2 量化噪声向相位噪声的转化29-30

3.3 单环Σ-Δ调制器与MASH 1-1-1 Σ-Δ调制器30-33

3.4 三阶MASH 1-1-1 Σ-Δ调制器的设计33-40

3.4.1 一位全加器34-35

3.4.2 镜像加法器和流水线累加器35-37

3.4.3 基于超前进位加法器的累加器37-38

3.4.4 量化噪声消除电路38-40

3.5 电路仿真40

3.6 本章小结40-41

第4章 可编程分频器探讨与设计41-57

4.1 基于 2/3 分频器级联的可编程分频器41-44

4.

1.1 电路实现与仿真结果42-44

4.2 基于吞咽计数器的可编程分频器44-45

4.3 同步 8/9 双模分频器45-46

4.4 Plus-Swallow 计数器的设计46-55

4.1 异步清零PS计数器47-51

4.2 同步置数PS计数器51-55

4.5 本章小结55-57

第5章 小数分频器电路与仿真57-63

5.1 接口电路 (interface circuit)57-59

5.2 电路仿真59-61

5.

2.1 基于异步清零PS计数器的小数分频器仿真59-60

5.

2.2 基于同步置数PS计数器的小数分频器仿真60-61

5.3 小数分频器版图与后仿结果61-62

5.4 本章小结62-63

第6章 总结与展望63-64

6.1 总结工作63

6.2 未来展望63-64

参考文献64-67
致谢67-68
附录A 环路滤波器参数计算Matlab 程序68-70
附录B 20bit 超前进位全加器 Verilog 代码70-72
附录C 同步PS计数器译码器Verilog 代码72-73
个人简历、在学期间发表的学术论文与探讨成果73