简述基带SCA数字基带芯片设计技术
最后更新时间：2024-03-28
作者：用户投稿
本站原创
点赞:3919
浏览:10050
本站原创
点赞:3919
浏览:10050
论文导读：，同时可以提高设备可靠性、维修性。本文论证SCA技术芯片化的可行性、芯片的原型设计方案以及芯片的设计验证流程。其原型平台基于可编程系统嵌入完整的SCA_OE（SCA的基础环境），并结合IP复用的FPGA/DSP技术，使其符合SCA功能的RTL层设计规范，满足采用SCA架构的中低速背负台、手持机等便携电台设计器件选型需要。2SCA
文章通过对SCA架构的研究，论证了基于SCA架构的数字基带芯片的可行性、芯片的原型设计方案以及芯片的设计验证流程，以期推进软无便携设备的研制。
1 概述
随着移动通信技术的发展，设备的多模能力要求、灵活性要求和开放性要求越来越高，软件无线电是满足设备多项能力要求的代表性技术之一。软件通信架构（SCA，Software Communication Architecture）技术通过增加软件的可重用性保证硬件设备通用性和整个系统的开放性及可扩展性，在美军的JTR系列电台中被选为软件无线电标准。
采用SCA技术，便携式设备的体积，功耗问题也随之而来。芯片化是设备摘自：毕业论文模板www.7ctime.com
小型化、低功耗的必要保障，同时可以提高设备可靠性、维修性。
本文论证SCA技术芯片化的可行性、芯片的原型设计方案以及芯片的设计验证流程。其原型平台基于可编程系统嵌入完整的SCA_OE（SCA的基础环境），并结合IP复用的FPGA/DSP技术，使其符合SCA功能的RTL层设计规范，满足采用SCA架构的中低速背负台、手持机等便携电台设计器件选型需要。
2 SCA架构芯片的可行性
设计SCA数字基带处理器的目标是按照SCA规范，在通用SoC芯片中增加数字信号处理硬件引擎以实现电台Modem的功能，最终以单芯片封装形式，实现ARM核、系统总线、外设接口和SCA组件集成，满足采用SCA架构的手持/背负等便携电台设计需要，有效减少软件化便携设备的开发难度，缩短SCA架构的设备的研制周期。
从技术原理方面分析，一个完整的SCA架构通信设备包括SCA硬件平台、SCA软件和射频硬件接口及处理器的I/O接口，如图1所示。硬件平台由GPP处理器、DSP处理器和FPGA可编程逻辑组成，而SCA软件有设备的I/O接口驱动、网络、LLC层和MAC层到物理层各个波形应用组件、SCA操作环境和屏蔽硬件的SCA中间件。图1中绿色虚线框内所示的功能逻辑为片上SCA可编程系统主要部分。
因此，SCA数字基带芯片是一个单元复杂的软硬件系统级芯片。可按照SCA架构的功能，划分出软硬件组件及相互间的协同接口。以IP核集为基础，采用IP核复用的技术，在通用的SoC芯片的架构基础上，增加通信Modem核、适配接口和SCA组件的传递加接口加速引擎IP核；依托高性能处理核运行SCA操作环境、通信协议组件和接口组件。通过这样的软件和硬件的协同分工，可以设计出符合SCA架构的专用数字基带芯片。
3SCA架构芯片的原型
设计
基于片上可编程系统的SCA数字基带芯片原型设计，包括高性能低功耗SoC处理核，互连总线、外设接口等IP核，集成通信波形的数字信号处理逻辑、通信波形管理及接口组件和可编程逻辑IP核，增加扩展接口IP核；部署嵌入式操作系统、SCA框架程序和中间件等软组件。图2为基于Altera公司片上可编程系统解决方案的SCA数字基带芯片硬件原型设计架构图。
从硬件电路角度看，片上SCA可编程系统的原型设计包括处理器核、片上总线及总线仲裁、可编程逻辑、可编程定时器组、SoC的外设、外存管理及接口、高低速桥接接口、Modem组件及桥、DMA控制、射频接口和时钟电源管理等功能模块。而SCA的软件组件运行在高性能的ARM核上。
SCA数字基带芯片的片上可编程系统原型设计基于IP核复用设计思想，采用双核双总线，即高性能ARM核与低功耗低速处理核搭配，高速的AHB总线和ALON总线组合的方式。
ARM核处理器作为SCA软件的处理平台，ARM系列微处理器的核心及体系结构如表1所列。结合SCA的轻量化设计，宜选用ARM Cortex—A系列的微处理器核。
低速处理器核用于SCA数字基带芯片的低功耗省电控制，可选择低功耗的80C51处理核。
AHB总线连接外部存储器和内部的高低速逻辑的桥接口，片上SCA可编程系统的主要总线是ALON总线，连接低速处理器内核、通信数字信号处理（Modem组件）、可编程定时器组、SRAM控制器、DMA控制、UART总线、射频接口、时钟管理、电源功率管理子系统和外设等多个逻辑功能。两个总线通过桥接口连接。
SCA数字基带芯片的关键IP是执行Modem功能的数字信号处理核，其组成架构如图3所示。数字信号处理IP核包括数据组帧、CRC、FEC、交织、扰码、星座映射调制、相干/非相干解调、信道估计、同步、扩谱、时隙控制、成形滤波、FIR滤波、FFT/IFFT、DDC下变频、NCO和DUP上变频等IP。Modem2Avalon是通信数字信号处理（Modem）IP核与Avalon总线的接口。
可编程逻辑IP核资源用于时序控制。
4 SCA数字基带芯片的软硬件协同设计
一般，片上可编程系统原型验证设计采用EDA设计工具进行开发。由于含有微处理器，在片上SCA可编程系统设计中，必须有设备驱动程序与操作系统或嵌入式实时操作系统接口，必须有应用程序完成数字计算、信号处理变换、控制决策等功能。
SCA数字基带芯片的软硬件协同设计的目的，是确定哪些SCA组件功能由硬件完成的，哪些是由软件完成的。
软硬件划分原则是：将高度灵活、随不同波形设计要求变化大的组件归到软件部分，其显著特点是可加载、卸载和重构；将可固化、随不同波形设计要求变化小的组件归到硬件部分，其显著特点是通过接口的配置可参数化。同样，由软件实现的简单但实时性强的逻辑功能也应转为硬件逻辑功能实体。
由于SCA软件包括波形应用软件、操作系统、SCA核心框架和中间件等组件。因此，除Modem组件需要IP核化外，还需要在SCA数字基带芯片的软硬件协调设计和仿真技术支持下，对SCA的操作环境和其它SCA组件进行仿真，找出软件执行效率低的SCA组件，通过硬件加速引擎方式提高执行速度，降低对GPP处理器的影响。而其它软件组件尽量由处理器的软件完成。
5 设计与验证流程
SCA数字基带芯片采用芯片设计与流片分开方式进行。这种完全开放的形式，可以使论文导读：，最后送往芯片生产厂投片。基带处理芯片的设计通过采用业界最新的设计方法，保证ASIC的先进性。设计人员按照“自顶向下”的设计方法，设计过程分为芯片指标确定、系统级设计及仿真、行为级设计及仿真、逻辑级设计及仿真和物理设计及后仿真、验证几个阶段，流程如图4所示。首先对整个基带处理系统进行方案设计和功能划分，提出系
整机设计人员的设计方案通过专门的软件工具将这种设计转变为芯片的逻辑综合图，然后再转变为物理版图，最后送往芯片生产厂投片。基带处理芯片的设计通过采用业界最新的设计方法，保证ASIC的先进性。设计人员按照“自顶向下”的设计方法，设计过程分为芯片指标确定、系统级设计及仿真、行为级设计及仿真、逻辑级设计及仿真和物理设计及后仿真、验证几个阶段，流程如图4所示。首先对整个基带处理系统进行方案设计和功能划分，提出系统规格、算法设计、测试平台建立、以及系统仿真等，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。
SCA数字基带芯片设计以IP复用（一般包括一个或多个微处理器或DSP）、片上总线技术为基础，以软硬件协同开发为特征，根据产品的系统目标来选择功能模块，进行模块互连和系统功能验证。
6 结束语
SCA数字基带芯片针对中高速背负/手持类便携设备市场，支持FM、GMSK、PSK等常用调制，最大传输速率为2Mbit/s；主处理时钟不低于600MHz，满足SCA架构的操作环境及组件IP核运行能力要求。
SCA标准的软件化无线电芯片设计技术研究工作在我国正处于起步阶段，它是小型化、低功耗的有效手段。本文对SCA相关技术、设计芯片的技术途径做了简单的探讨。关于如何实现省电控制、逻辑资源的重复使用、如何提高单位面积的功效、大容量的存储模块嵌入的重复应用、支持扩展指令代码的高效性等很多技术还需要进一步深入研究。限于篇幅在这里不做一一讨论。★
文章通过对SCA架构的研究，论证了基于SCA架构的数字基带芯片的可行性、芯片的原型设计方案以及芯片的设计验证流程，以期推进软无便携设备的研制。
1 概述
随着移动通信技术的发展，设备的多模能力要求、灵活性要求和开放性要求越来越高，软件无线电是满足设备多项能力要求的代表性技术之一。软件通信架构（SCA，Software Communication Architecture）技术通过增加软件的可重用性保证硬件设备通用性和整个系统的开放性及可扩展性，在美军的JTR系列电台中被选为软件无线电标准。
采用SCA技术，便携式设备的体积，功耗问题也随之而来。芯片化是设备摘自：毕业论文模板www.7ctime.com
小型化、低功耗的必要保障，同时可以提高设备可靠性、维修性。
本文论证SCA技术芯片化的可行性、芯片的原型设计方案以及芯片的设计验证流程。其原型平台基于可编程系统嵌入完整的SCA_OE（SCA的基础环境），并结合IP复用的FPGA/DSP技术，使其符合SCA功能的RTL层设计规范，满足采用SCA架构的中低速背负台、手持机等便携电台设计器件选型需要。
2 SCA架构芯片的可行性
设计SCA数字基带处理器的目标是按照SCA规范，在通用SoC芯片中增加数字信号处理硬件引擎以实现电台Modem的功能，最终以单芯片封装形式，实现ARM核、系统总线、外设接口和SCA组件集成，满足采用SCA架构的手持/背负等便携电台设计需要，有效减少软件化便携设备的开发难度，缩短SCA架构的设备的研制周期。
从技术原理方面分析，一个完整的SCA架构通信设备包括SCA硬件平台、SCA软件和射频硬件接口及处理器的I/O接口，如图1所示。硬件平台由GPP处理器、DSP处理器和FPGA可编程逻辑组成，而SCA软件有设备的I/O接口驱动、网络、LLC层和MAC层到物理层各个波形应用组件、SCA操作环境和屏蔽硬件的SCA中间件。图1中绿色虚线框内所示的功能逻辑为片上SCA可编程系统主要部分。
因此，SCA数字基带芯片是一个单元复杂的软硬件系统级芯片。可按照SCA架构的功能，划分出软硬件组件及相互间的协同接口。以IP核集为基础，采用IP核复用的技术，在通用的SoC芯片的架构基础上，增加通信Modem核、适配接口和SCA组件的传递加接口加速引擎IP核；依托高性能处理核运行SCA操作环境、通信协议组件和接口组件。通过这样的软件和硬件的协同分工，可以设计出符合SCA架构的专用数字基带芯片。
3SCA架构芯片的原型
设计
基于片上可编程系统的SCA数字基带芯片原型设计，包括高性能低功耗SoC处理核，互连总线、外设接口等IP核，集成通信波形的数字信号处理逻辑、通信波形管理及接口组件和可编程逻辑IP核，增加扩展接口IP核；部署嵌入式操作系统、SCA框架程序和中间件等软组件。图2为基于Altera公司片上可编程系统解决方案的SCA数字基带芯片硬件原型设计架构图。
从硬件电路角度看，片上SCA可编程系统的原型设计包括处理器核、片上总线及总线仲裁、可编程逻辑、可编程定时器组、SoC的外设、外存管理及接口、高低速桥接接口、Modem组件及桥、DMA控制、射频接口和时钟电源管理等功能模块。而SCA的软件组件运行在高性能的ARM核上。
SCA数字基带芯片的片上可编程系统原型设计基于IP核复用设计思想，采用双核双总线，即高性能ARM核与低功耗低速处理核搭配，高速的AHB总线和ALON总线组合的方式。
ARM核处理器作为SCA软件的处理平台，ARM系列微处理器的核心及体系结构如表1所列。结合SCA的轻量化设计，宜选用ARM Cortex—A系列的微处理器核。
低速处理器核用于SCA数字基带芯片的低功耗省电控制，可选择低功耗的80C51处理核。
AHB总线连接外部存储器和内部的高低速逻辑的桥接口，片上SCA可编程系统的主要总线是ALON总线，连接低速处理器内核、通信数字信号处理（Modem组件）、可编程定时器组、SRAM控制器、DMA控制、UART总线、射频接口、时钟管理、电源功率管理子系统和外设等多个逻辑功能。两个总线通过桥接口连接。
SCA数字基带芯片的关键IP是执行Modem功能的数字信号处理核，其组成架构如图3所示。数字信号处理IP核包括数据组帧、CRC、FEC、交织、扰码、星座映射调制、相干/非相干解调、信道估计、同步、扩谱、时隙控制、成形滤波、FIR滤波、FFT/IFFT、DDC下变频、NCO和DUP上变频等IP。Modem2Avalon是通信数字信号处理（Modem）IP核与Avalon总线的接口。
可编程逻辑IP核资源用于时序控制。
4 SCA数字基带芯片的软硬件协同设计
一般，片上可编程系统原型验证设计采用EDA设计工具进行开发。由于含有微处理器，在片上SCA可编程系统设计中，必须有设备驱动程序与操作系统或嵌入式实时操作系统接口，必须有应用程序完成数字计算、信号处理变换、控制决策等功能。
SCA数字基带芯片的软硬件协同设计的目的，是确定哪些SCA组件功能由硬件完成的，哪些是由软件完成的。
软硬件划分原则是：将高度灵活、随不同波形设计要求变化大的组件归到软件部分，其显著特点是可加载、卸载和重构；将可固化、随不同波形设计要求变化小的组件归到硬件部分，其显著特点是通过接口的配置可参数化。同样，由软件实现的简单但实时性强的逻辑功能也应转为硬件逻辑功能实体。
由于SCA软件包括波形应用软件、操作系统、SCA核心框架和中间件等组件。因此，除Modem组件需要IP核化外，还需要在SCA数字基带芯片的软硬件协调设计和仿真技术支持下，对SCA的操作环境和其它SCA组件进行仿真，找出软件执行效率低的SCA组件，通过硬件加速引擎方式提高执行速度，降低对GPP处理器的影响。而其它软件组件尽量由处理器的软件完成。
5 设计与验证流程
SCA数字基带芯片采用芯片设计与流片分开方式进行。这种完全开放的形式，可以使论文导读：，最后送往芯片生产厂投片。基带处理芯片的设计通过采用业界最新的设计方法，保证ASIC的先进性。设计人员按照“自顶向下”的设计方法，设计过程分为芯片指标确定、系统级设计及仿真、行为级设计及仿真、逻辑级设计及仿真和物理设计及后仿真、验证几个阶段，流程如图4所示。首先对整个基带处理系统进行方案设计和功能划分，提出系
整机设计人员的设计方案通过专门的软件工具将这种设计转变为芯片的逻辑综合图，然后再转变为物理版图，最后送往芯片生产厂投片。基带处理芯片的设计通过采用业界最新的设计方法，保证ASIC的先进性。设计人员按照“自顶向下”的设计方法，设计过程分为芯片指标确定、系统级设计及仿真、行为级设计及仿真、逻辑级设计及仿真和物理设计及后仿真、验证几个阶段，流程如图4所示。首先对整个基带处理系统进行方案设计和功能划分，提出系统规格、算法设计、测试平台建立、以及系统仿真等，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。
SCA数字基带芯片设计以IP复用（一般包括一个或多个微处理器或DSP）、片上总线技术为基础，以软硬件协同开发为特征，根据产品的系统目标来选择功能模块，进行模块互连和系统功能验证。
6 结束语
SCA数字基带芯片针对中高速背负/手持类便携设备市场，支持FM、GMSK、PSK等常用调制，最大传输速率为2Mbit/s；主处理时钟不低于600MHz，满足SCA架构的操作环境及组件IP核运行能力要求。
SCA标准的软件化无线电芯片设计技术研究工作在我国正处于起步阶段，它是小型化、低功耗的有效手段。本文对SCA相关技术、设计芯片的技术途径做了简单的探讨。关于如何实现省电控制、逻辑资源的重复使用、如何提高单位面积的功效、大容量的存储模块嵌入的重复应用、支持扩展指令代码的高效性等很多技术还需要进一步深入研究。限于篇幅在这里不做一一讨论。★