谈谈计算机高速数字电路设计技术

论文导读：参数系统不适用于高速数字电路技术，而是在低速数字电路设计中得到了广泛的应用；分布参数系统则比较适合用于高速数字电路设计中。分布参数系统的概念与实际运转情况比较接近，其通常认为信号时间与其所处的位置对信号的特性有着决定性作用，所以元器件间的线路长度会对信号特性产生影响，另外，线路中的信号进行传输时需要一定的
高速数字电路设计在电子技术迅猛发展过程中不断的对占有电子设计领域的比例进行扩大，对高速信号进行科学合理的处理已经发展成为关系设计成功与否的一个关键理由。在设计高速数字电路过程中，导体往往还增加了对参数进行分布的传输线功能，分析互连关系一定要以传输线为考虑基础。虽然如此，在实际的应用中高速数字电路仍会出现很多理由，本文将对高速数字电路进行分析，并对其设计技术进行深入的探讨。
【关键词】高速数字电路 设计技术 计算机
在微电子技术飞速发展中，高速电子电路器件不断被应用，在现阶段的电子设计领域中，高速数字电路设计已经被广泛应用。高速数字电子电路设计是一门处在不断发展与进步中的学科，目前有很多理论尚处于研究与发展中。在我国，现阶段的高速数字电路设计在一定程度上取得了一些成绩，但是大部分都是偏于理论方面的，对于实践操作方面还有一定的欠缺。所以，从高速电路设计的角度来看，了解和掌握高速数字电路设计策略对于实践工程的指导工作有着非常直接的作用。
1 什么是高速数字电路
高速数字电路的概念：是一种由高速变化信号在电路中所产生的具备诸如：电容、电感等模拟特性作用的电路，其主要是由集中参数系统和分布参数系统两个部分组成。其中，集中参数系统对低速数字电路设计进行了简化处理，使其始终处于一种较为理想的状态，所以集中参数系统不适用于高速数字电路技术，而是在低速数字电路设计中得到了广泛的应用；分布参数系统则比较适合用于高速数字电路设计中。分布参数系统的概念与实际运转情况比较接近，其通常认为信号时间与其所处的位置对信号的特性有着决定性作用，所以元器件间的线路长度会对信号特性产生影响，另外，线路中的信号进行传输时需要一定的延迟。
2 影响高速数字电路设计技术的理由
高速数字电路设计成功与否取决于信号的质量，也就是信号完整性的保持，若是无法保持信号完整性，那么就会出现信号失真的现象，影响正确数据、地址以及制约信号的生成，进而导致系统工作出现错误，严重的甚至会导致系统崩溃。对信号质量产生影响的因素非常多，但是，对信号完整性产生影响的因素主要有以下三点：
系统中处于信号传输线位置的阻抗不相匹配，容易形成反射噪声，这是破坏信号完整性的主要理由；信号线间的距离随着处于印刷板位置的电路密集度不断增大而变的愈加狭小，这就导致信号间的电磁耦合增大，以至于无法对其进行忽略处理，进而造成信号间的串扰情况越加严重；处于芯片内的大量电路输出同时动作的过程中，因为寄生于电源平面间电感和电阻的影响，就会出现较大的瞬态电流，进而对电源线和地线上的电压产生影响，使其发生波动和变化。
总而言之，对电路进行合理的设计，减小或是消除上述因素对信号完整性的影响，推动高速数字信号质量的提高，已经成为现阶段所有高速数字电路设计所需要解决的主要理由。
3 高速数字电路设计技术的具体研究

3.1 设计高速数字电路信号完整性

针对高速数字电路信号完整性的设计主要包括两个方面内容：第一个是研究不同信号在电路信号网中所产生的干扰，第二个是研究不同电路信号网传输信号的干扰，简单来说，也就是研究反射和干扰的理由。由于电路中不相匹配的阻抗因素等影响，反射理由在低速数字电路设计中并不存在。数字电路网在理想状态下的不同阻抗是相等并相互匹配的，位于数字电路传输线上的阻抗处于连续的状态，因此反射现象不会出现在线路的电流和电压中。进行设计数字电路时，阻抗过大或是过小都会导致电路传播的波形产生干扰现象，进而对信号完整性造成影响。高速数字电路设计难以使电路与临界阻抗的状态相符合，因此保持系统处于过阻抗状态是一个较为合适的策略。
设计高速数字电路时首先要考虑的就是感性串扰等理由。根据信号基本理论得出，电流在电路中是处于循环流动的状态，这一方面往往会被数字电路设计工作人员所忽视。信号的回路和路径构成了电流环路，电感在电路中随着电流环路的增大而变大，而环路中的电流也会随着其中的电磁场变化而发生转变。尽可能的对电流环路进行减小处理，对感性串扰起到了降低的作用，在设计高速数字电路中，主要可以通过两个策略来进行，即对线路距离进行增加和对电流环路面积进行减小的处理，以此来提高高速数字电路信号的完整性。

3.2 设计高速数字电路电源

设计高速数字电路需要应用大量的低电压元器件，其对电源的稳定性造成了一定的影响，这也是设计数字电路所要考虑的一个主要因素。电源完整性指的是电源在系统运转中的波动情况，也就是电源的波形质量。在高速数字电路设计中能够对电源稳定性造成影响有：由处于高速开关状态下线路器件所产生的过大的瞬间电流，以及数字电路中过多的电感所导致的变大的信号回路阻抗。
高速数字电路设计的理想状态是其电源系统中不存在阻抗，由于整个信号回路不存在阻抗的耗损理由，可以使电源系统中各个点的电位保持恒定。但是，在实际中并不存在这种状态，电源分配系统往往会产生严重的干扰噪声，进而对整个电路的正常运转造成影响。在进行高速数字电路设计时，要充分考虑到电源的电感和电阻因素，对其进行降低处理。现阶段在电路系统中大多都是采用大面积的铜质材料，这远远不能满足高速电路设计的标准和要求，因此在设计的过程中还要对其它影响因素进行综合的考虑，其中将去耦电容运用到电路中就是一个非常简单有效的策略。
4 结语
综上所述，电子设计正在朝着速度快、密度高的方向发展和进步，在这种状态下的电子系统，为了能够对高速数字电路设计理由进行有效合理的解决，对高速数字电路设计策略和手段进行创新和改善是势在必行的。不断推动高速数字电路设计策略可行性的提高，为其在现代化技术的发展进程中不断进步提供了可靠保障。
参考文献
[1]李琳琳.高速数字电路设计中电源完整性分析[J].火控雷达技术，2010（02）.
[2]冯巨标.高速数字电路电源分配网络的近场电磁干扰研究[D].哈尔滨工业大学，2012.
[3]付亚如.浅谈高速数字电路特性与信号完整性设计[J].黑龙江科技信息，2011（04）.
[4]张婧.高速数字电路信号完整性仿真设计与验证[D].西安电子科技大学，2013.
作者单位
装甲兵工程学院信息系 北京市 100072 全文地址：www.7ctime.com/jsjyjlw/lw41917.html上一论文：浅析初中计算机电脑课堂教学互动的有效性