试谈布线白光LED驱动芯片版图设计及电路验证

论文导读：件是一个必须解决的不足，这使得DRC(设计规则检查)，LVS(版图与原理图一致性检查)和PEX(寄生参数提取)变得越来越复杂和重要，它有着至关重要的作用，以消除错误，降低设计成本，减少设计失败的风险。验证历程是一个反馈机制，它帮助设计工程师验证版图，弄清不足和缺陷，能否方便地调试或校正不足、工具的容量以及运转时间是这些工具
摘要：随着芯片的集成度和规模的不断提升，在各级设计验证所需的工作量越来越大。同时芯片加工工艺的不断进步也对物理验证提出了更高的挑战，工艺越先进，线宽越小，连线电阻越大，连线间距的减小，又增加了线之间的寄生电容，通孔的电阻、电容，浮空节点的寄生电容都会影响到电路的性能，寄生参数能够被准确提取变得越来越重要，同时对EDA工具也提出了更加苛刻的要求。对于验证工具来说，如何验证整个芯片数据文件是一个必须解决的不足，这使得DRC(设计规则检查)，LVS(版图与原理图一致性检查)和PEX(寄生参数提取)变得越来越复杂和重要，它有着至关重要的作用，以消除错误，降低设计成本，减少设计失败的风险。验证历程是一个反馈机制，它帮助设计工程师验证版图，弄清不足和缺陷，能否方便地调试或校正不足、工具的容量以及运转时间是这些工具的关键所在。Mentor Graphics所提供的版图物理验证Capbre则可以很好的解决以上这些不足，其良好的检查能力及性能，利用方式灵活快捷，结果浏览一目了然，使它逐渐成为深亚微米物理验证的工业标准。本论文结合工程设计实例，对一个6路LED驱动芯片利用CC0.5um DPTMCMOS工艺进行物理实现，首先对版图进行了布局布线，确定各功能模块的位置，确定模块间的连接联系，模块之间的信号能够合理的流动，为布线规划好它们的位置。然后利用了Capbre验证工具完成了整个版图的后端验证，在完成DRC和LVS验证之后，利用Capbre的PEX寄生参数提取工具提取器件、连线中的寄生电阻和电容参数生成Hspice寄生参数电路网表，对各个模块进行了后仿验证，并对流片芯片进行了功能测试。关键词：后端设计论文布局布线论文DRC论文LVS论文PEX论文
本论文由www.7ctime.com,需要论文可以联系人员哦。摘要5-6
ABSTRACT6-10
第一章 绪论10-15

1.1 集成电路设计的进展10-11

1.2 集成电路设计策略11-13

1.3 课题工作内容、作用和论文结构13-15

1.3.1 课题作用13

1.3.2 课题工作内容13-14

1.3.3 论文结构14-15

第二章 CMOS 工艺版图设计15-44

2.1 CMOS 集成电路版图设计15-37

2.

1.1 版图设计的概念15-16

2.

1.2 版图设计的策略16-18

2.

1.3 CMOS 工艺中的器件18-37

2.

1.3.1 电阻18-23

2.

1.3.2 电容23-25

2.

1.3.3 二极管25-26

2.

1.3.4 三极管26-27

2.

1.3.5 MOS 管27-37

2.2 版图防护设计37-44

2.1 LATCH-UP 设计37-41

2.2 ESD 设计41-44

第三章 Capbre 软件环境中的版图验证44-67

3.1 版图验证规则文件44-57

3.

1.1 版图区域选择指令行44-53

3.

1.2 边界选择指令行53-55

3.

1.3 距离规则检查指令行55-57

3.2 DRC 版图验证57-62
3.

2.1 DRC 检查规则58-60

3.

2.2 DRC 检查流程60-62

3.3 LVS 版图验证62-67
第四章 寄生参数提取及后仿真67-89

4.1 验证环境介绍及芯片结构介绍67-71

4.

1.1 电路仿真验证流程67-69

4.

1.2 芯片结构及功能69-71

4.2 VREF 模块71-75

4.3 OSC 模块75-78

4.4 DIM 模块78-82

4.5 芯片测试结果82-89

第五章 结论与展望89-91
致谢91-92
参考文献92-94