谈述定时PET系统中数字化精确定时设计与实现
最后更新时间:2024-02-09
作者:用户投稿本站原创
点赞:34514
浏览:157887
论文导读:
摘要:高精准度时间分辨率是正电子断层扫描仪(Positron Emission Tomography,PET)的重要指标之一。本论文探讨基于目前快速进展的数字化技术,对现有PET符合系统中负责时间信息提取部分的恒比定时电子线路进行设计改善,以解决符合系统中时间分辨精度低的不足,具有重要的工程运用价值。论文浅析了PET系统中符合分辨的进展近况,以及制约其进展的关键因素,提出了基于FPGA和高速ADC的高精度时间测量案例,以带有MAC硬核的高性能FPGA为制约核心,千兆网与CPCI总线为传输媒介,完成了高速信号采样、精确数字化定时与数据的稳定传输功能。在系统实现历程中,设计了包括模拟信号处理、时钟处理、FPGA电路、网络传输和CPCI接口等在内的硬件电路,完成了PCB版图的布局布线设计,并开发了系统FPGA逻辑,实现了信号的高速采集、高精度时间信息获取及数据传输等功能。通过测试和实践验证,时间测量逻辑的时间分辨达到720ps。实验结果表明,该时间测量案例可以满足PET系统对时间测量的要求,达到了预期设计目标。关键词:正电子断层扫描论文高精度定时论文数字化恒比定时论文FPGA论文
本论文由www.7ctime.com,需要论文可以联系人员哦。摘要4-5
Abstract5-8
第1章 绪论8-12
3.
第4章 数字化精确定时插件的设计与实现34-58
4.
第5章 实验结果与浅析58-68
5.
5.
结论68-70
致谢70-71
参考文献71-73
攻读学位期间取得学术成果73
摘要:高精准度时间分辨率是正电子断层扫描仪(Positron Emission Tomography,PET)的重要指标之一。本论文探讨基于目前快速进展的数字化技术,对现有PET符合系统中负责时间信息提取部分的恒比定时电子线路进行设计改善,以解决符合系统中时间分辨精度低的不足,具有重要的工程运用价值。论文浅析了PET系统中符合分辨的进展近况,以及制约其进展的关键因素,提出了基于FPGA和高速ADC的高精度时间测量案例,以带有MAC硬核的高性能FPGA为制约核心,千兆网与CPCI总线为传输媒介,完成了高速信号采样、精确数字化定时与数据的稳定传输功能。在系统实现历程中,设计了包括模拟信号处理、时钟处理、FPGA电路、网络传输和CPCI接口等在内的硬件电路,完成了PCB版图的布局布线设计,并开发了系统FPGA逻辑,实现了信号的高速采集、高精度时间信息获取及数据传输等功能。通过测试和实践验证,时间测量逻辑的时间分辨达到720ps。实验结果表明,该时间测量案例可以满足PET系统对时间测量的要求,达到了预期设计目标。关键词:正电子断层扫描论文高精度定时论文数字化恒比定时论文FPGA论文
本论文由www.7ctime.com,需要论文可以联系人员哦。摘要4-5
Abstract5-8
第1章 绪论8-12
1.1 前言8
1.2 国内外探讨进展8-9
1.3 本论文的探讨重点和作用9-10
1.4 论文章节内容10-12
第2章 PET 系统成像原理概述12-202.1 PET 系统成像的基本原理12-14
2.1.1 正电子的产生与湮灭12-13
2.1.2 PET 中的正电子放射性核素13
2.1.3 符合探测原理13-14
2.2 PET 系统的基本结构14-162.1 探测器子系统15
2.2 电子学子系统15
2.3 重建软件子系统15-16
2.3 PET 系统的主要性能指标16-18
2.3.1 空间分辨率16-17
2.3.2 系统灵敏度17
2.3.3 时间分辨率17-18
2.4 本章小结18-20
第3章 基于 FPGA 高精度时间提取策略的探讨20-343.1 时间测量的基本策略20-25
3.1.1 前沿定时21
3.1.2 过零定时21-23
3.1.3 恒比定时23-24
3.1.4 幅度上升沿补偿定时24-25
3.2 基于 FPGA 的精确定时案例设计25-333.
2.1 FPGA 介绍26-27
3.2.2 电路设计初步考虑27-28
3.2.3 主要芯片选型28-33
3.3 本章小结33-34第4章 数字化精确定时插件的设计与实现34-58
4.1 系统硬件平台设计34-46
4.1.1 模拟信号输入电路设计35-36
4.1.2 ADC 电路设计36-37
4.1.3 FPGA 及其接口电路设计37-41
4.1.4 高速数据传输41-44
4.1.5 电源及时钟系统设计44-46
4.2 FPGA 逻辑设计46-574.
2.1 DCFD 算法实现逻辑47-49
4.2.2 数据传输逻辑49-56
4.2.3 在线配置 FPGA 逻辑56-57
4.3 本章小结57-58第5章 实验结果与浅析58-68
5.1 实验介绍58-59
5.2 模拟信号预处理测试59-61
5.2.1 高速波形取样功能测试59-60
5.2.2 减基线处理功能测试60-61
5.3 时间信息提取逻辑性能测试61-635.
3.1 积分非线性61-62
5.3.2 时间分辨率62-63
5.4 在线配置 FPGA 测试63-675.
4.1 数据读取与数据校验65
5.4.2 在线配置 FPGA 功能测试65-67
5.5 本章小结67-68结论68-70
致谢70-71
参考文献71-73
攻读学位期间取得学术成果73